Vorabklärung Chipfläche

Es wurde gewünscht das eine Abschätzung des Chipverbrauchs gemacht wird. Dazu wurde zuerst eine Liste der wichtigsten Teile des Filters erstellt. Die Liste ist in Tabelle 1 ersichtlich.

Es gilt zu erwähnen, dass für den Filter ein IIR-Filter 10. Ordnung angenommen wurde. Da kein passendes Beispiel gefunden wurde, welches für einen guten Vergleich taugt, wurde ein einfacher IIR-Filter 10.Ordnung mit einem seriellen Shift-add Multiplizierer mit ChatGPT erstellt.

Für die Register wurden ein einfaches Beispiel gefunden, welches für die Berechnung den jeweiligen Grössen angepasst wurde. Für das Konfigurationsregister wurde von einem 24-Bit Koeffizienten ausgegangen, welcher 21-mal verwendet wird (11-mal für die z^{-1}-Koeffizienten und 10-mal für die y^{-1}-Koeffizienten). Da bei der ersten Version ohne Optimierungen von 2 Registern ausgegangen wird, wurde der Wert verdoppelt. Das zweite Register wird wohl im Laufe der Optimierung wegfallen, da die Schnittstelle optimiert werden kann.

Für das Ein- und Ausgangsregister wurde ein 16-Bit Eingang angenommen.

Der SPI-Master musste ebenfalls angepasst werden, da alte Bibliotheken verwendet wurden, welche von GHDL nicht unterstützt werden. Die Angepassten Files sind im GitHub abgelegt worden [1].

Zur Bestimmung der benötigten Chipfläche wurden die einzelnen VHDL-Komponenten mit LibreLane unter Verwendung der SKY130-Standardzellenbibliothek synthetisiert. Dabei wurden die Anzahl der benötigten Standardzellen sowie deren gesamte Fläche in μm^2 ermittelt. Ein Beispiel diese Synthetisierung und was in den Synthese Files ist in Abbildung 1, Abbildung 2 und Abbildung 3 im Anhang ersichtlich. Die Syntheseresultate wurden ebenfalls in GitHub abgelegt [2].

Anschliessend wurden die Flächen der einzelnen Komponenten entsprechend ihrer benötigten Anzahl addiert. Die erforderliche Anzahl Tiny-Tapeout-Tiles wurde anhand der offiziellen Tileabmessungen von 335 × 226 µm (2 x 2 Tiles = 4 Tiles) [3] bestimmt.

Tabelle 1: Liste der wichtigsten Komponenten mit Quelle und Verbrauch für das Chipdesign

Bauteil	Quelle	Anzahl	Standardzellen	Fläche [μm^2]	Art der Standardzellen
SPI-Master	[4]	2	974	13066	192 AND-OR Kombinationen(inkl. Inverter) 62 AND 257 D-FF 2 Tri-State-Buffer 34 Inverter 244 Multiplexer 50 NAND 64 OR 2 XNOR 70 XOR
UART-Empfänger	[5]	1		1197	28 AND-OR Kombinationen (inkl. Inverter) 15 AND 23 D-FF 4 Inverter

					9 Multiplexer 6 NAND 11 OR 4 NOR
IIR-Filter		1	2509	28464	943 AND-OR Kombinationen(inkl. Inverter) 191 AND 429 D-FF 39 Inverter 119 Multiplexer 143 NAND 425 OR 90 XNOR 36 XOR 93 NOR 1 BUffer
Ein- und Ausgangsregister	[6]	2	96	1322	32 Multiplexer 32 D-FF 32 Inverter
Konfigurationsregister	[6]	2	3024	41620	1008 D-FF 1008 Multiplexer 1008 Inverter
Schieberegister	[7]	1	48	661	16 D-FF 16 Inverter 16 Multiplexer
Gesamt:			6765	86’330	

Mit einer Fläche von 86’330 μm^2 sind etwa 5 Tiles notwendig. Dabei muss man beachten, dass nicht 100% der Fläche beim Tiny Tapeout verwendet werden kann.

Der erste Entwurf soll optimiert werden. Man kann sicher davon ausgehen, dass ein Konfigurationsregister wegfällt. Dazu kommen mögliche Einsparungen beim Ein- und Ausgangsregister, indem die Wortbreite von 16 auf 12 reduziert wird. Das Konfigurationsregister kann zusätzlich verkleinert werden. Die Übertragung soll immer noch mit 24 Bit stattfinden, aber die Filterkoeffizienten können reduziert werden, sodass für das Konfigurationsregister weniger Chipfläche notwendig ist.

Dabei wurden kleinere Bauelemente wie die FSM für den ersten Entwurf vernachlässigt. Man kann aber davon ausgehen, dass das fertige optimierte Design für eine 12 Bit Wortbreite in einem 2x2 Tiles Platz hat. Da Zahlenwerte für die Ziele des Pflichtenhefts bevorzugt wird und für das Design keine klare Grenze für das 2x2 Tile Design gegeben wird, wird 60’000μm^2 (ca. 80% von 335 × 226 µm) als Richtwert verwendet.

Literaturverzeichnis

[1] renaissance5036 (o. D.). Projektdokumente generischen einstellbaren Filters – Codebeispiele Chipfläche [GitHub-Repository]. Zugriff: https://github.com/renaissance5036/Projektdokumente-generischen-einstellbaren-Filters/tree/main/Vorabklaerungen/Codebeispiele_Chipflaeche, 25. Okt. 2026.

[2] renaissance5036 (o. D.). Projektdokumente generischen einstellbaren Filters – Synthese Resultate [GitHub-Repository]. Zugriff: https://github.com/renaissance5036/Projektdokumente-generischen-einstellbaren-Filters/tree/main/Vorabklaerungen/Synthese_resultate, 25. Okt. 2026.

[3] Tiny Tapeout (o. D.). Creating Silicon Art [Webseite]. Zugriff: https://www.tinytapeout.com/guides/creating-silicon-art/, 25. Okt. 2026.

[4] S. Larson (2021, März 16). SPI Master (VHDL) [Webseite]. DigiKey TechForum. Zugriff: https://forum.digikey.com/t/spi-master-vhdl/12717, 24. Okt. 2026.

[5] Nandland (o. D.). UART_RX.vhd [VHDL-Quellcode]. GitHub. Zugriff: https://github.com/nandland/UART/blob/main/VHDL/source/UART_RX.vhd, 08. Nov. 2026.

[6] khaledhassan (o. D.). register.vhd [VHDL-Quellcode]. GitHub. Zugriff: https://github.com/khaledhassan/vhdl-examples/blob/master/register/register.vhd, 24. Okt. 2026.

[7] khaledhassan (o. D.). shift_reg.vhd [VHDL-Quellcode]. GitHub. Zugriff: https://github.com/khaledhassan/vhdl-examples/blob/master/shift_reg/shift_reg.vhd, 24. Okt. 2026.

Anhang

Im Rahmen der Erstellung dieser Arbeit wurde ChatGPT von OpenAI als unterstützendes Hilfsmittel verwendet.

Die Verwendung erfolgte für Fragen allgemeiner Natur, zur Unterstützung bei der Erstellung des Literaturverzeichnisses, zum erstellen des IIR-Filters 10. Ordnung und zum Anpassen der VHDL-Beispiel, sodass GHDL diese verarbeiten kann.

Die verwendeten Quellen und die durch das KI-System bereitgestellten Informationen wurden eigenständig geprüft. Die Verantwortung für Inhalt, fachliche Richtigkeit und korrekte Quellenangaben liegt beim Verfasser.




Abbildung 1: Synthese eines Komponenten mit LibreLane in GitHub

```
{
    "nl": "/home/runner/work/Flaechenabschaetzung_Design_Vorabkl-rung/Flaechenabschaetzung_Design_Vorabkl-rung/runs/RUN_2026-10-24_09-59-51/01-yosys-vhdlsynthesis/reg.nl
    "metrics": {
        "design__instance__count": 48,
        "design__instance__area": 660.6336,
        "design__instance_unmapped__count": 0,
        "synthesis__check_error__count": 0
    }
}
```

Abbildung 2: state_out.json Inhalt, welcher die Chipfläche und die Anzahl Standardzellen zurückgibt

```
ign": {
num_wires":          37,
num_wire_bits":      67,
num_pub_wires":      5,
num_pub_wire_bits": 35,
num_ports":          5,
num_port_bits":      35,
num_memories":       0,
num_memory_bits":    0,
num_processes":      0,
num_cells":          48,
num_submodules":        0,
area":               660.633600,
sequential_area":     420.403200,
num_cells_by_type": {
  "sky130_fd_sc_hd__dfrtp_2": 16,
  "sky130_fd_sc_hd__inv_2": 16,
  "sky130_fd_sc_hd__mux2_1": 16
```


Abbildung 3: Inhalt des yosys-vhdlsynthesis.log files mit der Auflistung der Standardzellentypen